© EPODOC / EPO

PN - DE4041625 A 19920702

PD - 1992-07-02

PR - DE19904041625 19901222

OPD - 1990-12-22

- Asynchronous data transmission via synchronous data transmission system - using oversampling of clock signal only and synchronising data signal with clock signal at receiver
- A data signal (D1) and corresp. clock signal (TS1) are transmitted via a digital signal transmission system (U). Oversampling is used on the transmitter side only for the transmission of the clock signal, while at the receiver side, the received data signal (D3) is synchronised with the received clock signal (TS3).
 - The transmission system is e.g. metal cable, optical fibre or a radio link. On the transmitter side, an adaptor (As) has inputs for the data signal (D1) and its clock signal (TS1), and e.g. two clock inputs (TSN, TSM) for the respective two channels of the transmission system, which may transmit low and high bit-rate data respectively. A flip-flop is used as a bit-rate adaptor (AE) at the receiver.
 - ADVANTAGE Minimised bandwidth requirement.
- IN BUDNIK NORBERT DIPL ING (DE) BLOEMKER UWE DIPL ING (DE)

PA - ANT NACHRICHTENTECH (DE)

EC - H04L7/033; H04L25/02E

IC - H04J3/06; H04L7/04; H04L25/38

CT - DE3744072 A1 []; DE3731674 A1 []

- Asynchronous data transmission via synchronous data transmission system - using oversampling of clock signal only and synchronising data signal with clock signal at receiver

PR - DE19904041625 19901222

PN - DE4041625 A 19920702 DW199228 H04L7/04 014pp

- DE4041625 C 19921022 DW199243 H04L7/04 014pp

PA - (AEGE) ANT NACHRICHTENTECHNIK GMBH

IC - H04J3/06;H04L7/04;H04L25/38

IN - BLOEMKER U. BUDNIK N

 AB - DE4041625 A data signal (D1) and corresp. clock signal (TS1) are transmitted via a digital signal transmission system (U).
 Oversampling is used on the transmitter side only for the

none

transmission of the clock signal, while at the receiver side, the received data signal (D3) is synchronised with the received clock signal (TS3).

- The transmission system is e.g. metal cable, optical fibre or a radio link. On the transmitter side, an adaptor (As) has inputs for the data signal (D1) and its clock signal (TS1), and e.g. two clock inputs (TSN, TSM) for the respective two channels of the transmission system, which may transmit low and high bit-rate data respectively. A flip-flop is used as a bit-rate adaptor (AE) at the receiver.
- ADVANTAGE Minimised bandwidth requirement.
- (Dwg.1/9).

OPD - 1990-12-22

AN - 1992-226925 [28]

ALNORITACIÓN - Masteuració barrigo infractiones en la tractiones (2004)

7 47 17 70

* 190 200094 [20]

none none n



(9) BUNDESREPUBLIK DEUTSCHLAND

[®] Offenlegungsschrift[®] DE 40 41 625 A 1

(5) Int. Cl.⁵: H 04 L 7/04 H 04 L 25/38 H 04 J 3/06



DEUTSCHES PATENTAMT

SCHES (4) Offenle

2) Aktenzeichen:

P 40 41 625.9

) Anmeldetag:

22. 12. 90

Offenlegungstag:

2. 7.92

(1) Anmelder:

ANT Nachrichtentechnik GmbH, 7150 Backnang, DE

@ Erfinder:

Budnik, Norbert, Dipl.-Ing.; Blömker, Uwe, Dipl.-Ing., 7150 Backnang, DE

Prüfungsantrag gem. § 44 PatG ist gestellt

(S) Asynchrone Übertragung über ein synchrones Digitalsignal-Übertragungssystem

Asynchrone Übertragung über ein synchrones Digitalsignal-Übertragungssystem.
Es soll ein zu übertragendes Datensignal und das zugehörige

zu übertragende Taktsignal über ein synchrones Digitalsignal-Übertragungssystem übertragen werden. Dabei soll jedes beliebige Verhältnis der Taktfrequenz des zu übertragenden Datensignals zur Systemtaktfrequenz möglich sein. Ferner soll der Jitter sowie der Bandbreitenbedarf möglichst gering sein.

Diese Aufgabe wird dadurch gelöst, daß nur beim Taktsignal Überabtastung angewendet wird und daß empfangsseitig das empfangene Datensignal mit dem empfangenen Taktsignal synchronisiert wird.

Die Erfindung wird in der elektrischen Nachrichtentechnik angewendet.

Beschreibung

Die Erfindung betrifft ein Verfahren zur asynchronen Übertragung eines Datensignals und des zugehörigen Taktsignals über ein synchrones Digitalsignal-Übertragungssystem in der elektrischen Nachrichtentechnik.

Bei der synchronen Digitalsignalübertragung wird sendeseitig ein Bittakt und ein mit diesem Bittakt synchrones Datensignal erzeugt. Um empfangsseitig die im Datensignal übertragene Information wiederzugewin- 10 nen, wird auch empfangsseitig der Bittakt benötigt. Eine Möglichkeit, empfangsseitig den Bittakt bereitzustellen, besteht darin, nicht nur das Datensignal, sondern auch noch das zugehörige Taktsignal vom Sender zum Empfänger zu übertragen. Es sind also zwei Kanäle nötig, ein 15 erster für das Datensignal und ein zweiter für das Taktsignal. Bei geringen Entfernungen lassen sich diese zwei Kanäle durch je ein Drahtpaar verwirklichen. Die Übertragung des Datensignals und des zugehörigen Taktsignals über jeweils einen eigenen Kanal hat den Vorteil, 20 daß man beim Aufbau des Datensignals, also beim Datenformat völlig frei ist und man z. B. nicht auf die Erfordernisse einer empfangsseitigen Taktrückgewinnung Rücksicht nehmen muß.

Kanäle z. B. wegen der großen zu überbrückenden Entfernung nicht mehr durch jeweils ein Drahtpaar verwirklicht werden können. Für die Überbrückung großer Entfernungen gibt es Digitalsignal-Übertragungssysteme, die ebenfalls nach dem Prinzip der synchronen 30 Übertragung arbeiten, wobei genormte Bitraten und damit auch genormte und eng tolerierte Taktfrequenzen angewendet werden. Der empfangsseitig benötigte Bittakt wird dabei aus dem empfangenen Datensignal abgeleitet. Daraus ergibt sich z. B. die Forderung, daß 35 im Datensignal nur eine beschränkte Anzahl von Nullen oder Einsen unmittelbar aufeinander folgen dürfen. Es ist also nicht nur der Bittakt und die Taktfrequenz, sondern auch noch der Aufbau des Datensignals, also das Datenformat genormt.

Aus den zuvor beschriebenen genormten synchronen Digitalsignal-Übertragungssystemen haben die Fernmeldeverwaltungen ausgedehnte Digitalsignal-Übertragungsnetze aufgebaut, aus denen sie einzelne oder mehrere Kanale irgendwelchen Interessenten, z. B. Be- 45 treibern von Datenbanken, zur Verfügung stellen. Solche Interessenten, also die Benutzer dieser Kanäle sind damit auch an die genormten Parameter wie z. B. Bitrate, Taktfrequenz und Datenformat gebunden.

Die Erfindung befaßt sich mit der Übertragung eines 50 Datensignals D1 und des zugehörigen Taktsignals TS1 mit einer Taktperiode T_1 und einer Taktfrequenz f_1 über eine große Entfernung ohne Bindung an die Parameter eines bestehenden Digitalsignal-Übertragungsnetzes. Zur Lösung dieser Aufgabe könnte man an den Aufbau 55 einer vom bestehenden Digitalsignal-Übertragungsnetzes unabbängigen Übertragungsstrecke denken. Eine solche Lösung scheidet jedoch hauptsächlich aus Kostengründen aus, so daß doch nur die Benutzung von Kanälen aus dem bestehenden Digitalsignal-Übertra- 60 gungsnetz in Frage kommt. Es muß also das zu übertragende Datensignal D1 und das zugehörige zu übertragende Taktsignal TS1 über ein Digitalsignal-Übertragungssystem mit dem Systemtakt TS() ohne Bindung an die Systemtaktfrequenz fo übertragen werden. D. h., die 65 Systemtaktfrequenz fo und die Taktfrequenz f1 des zu übertragenden Datensignals D1 stehen in keinem bestimmten Verhältnis, und dieses Verhältnis kann sich

während des Betriebes noch ändern. Es liegt also der Fall der sogenannten asynchronen Übertragung eines Datensignals und des zugehörigen Taktsignals über ein synchrones Digitalsignal-Übertragungssystem vor.

Bei jeder Übertragung von Digitalsignalen, seien es Daten- oder Taktsignale, wird erwartet, daß das jeweilige empfangsseitig ankommende Signal frei von Jitter ist. Wenn jedoch völlige Jitterfreiheit nicht zu erreichen ist. darf der Jitter ein bestimmtes Maß nicht übersteigen. Diese Forderung gilt auch hier. Bei der asynchronen Übertragung läßt sich die Forderung nach einem geringen Jitter nur durch Anwendung der Überabtastung erreichen. Die Systemtaktfrequenz fo muß also sehr viel größer sein als die Taktfrequenz fi des zu übertragenden Daten- bzw. Taktsignals.

Eine Überabtastung ist immer mit dem Nachteil einer großen Bitrate und eines entsprechend großen Bandbreitenbedarfs verbunden. Dieser Nachteil ist besonders groß, wenn man nicht nur ein einziges Signal, nämlich ein Datensignal, sondern auch noch das zugehörige Taktsignal übertragen will. Denn wegen der zuvor erwähnten Forderung nach Jitterarmut müßte man bei beiden Signalen die Überabtastung anwenden.

Der Erfindung liegt folgende Aufgabe zugrunde: Es Die Erfindung befaßt sich mit dem Fall, daß die zwei 25 soll unter den eingangs erwähnten Bedingungen bei gegebener Bitrate bzw. Taktfrequenz des zu übertragenden Datensignals und des zugehörigen Taktsignals der Bandbreitenbedarf des Übertragungssystems möglichst klein sein. Oder es soll bei gegebener Bandbreite des Übertragungssystems ein Datensignal und das zugehörige Taktsignal mit möglichst hoher Bitrate bzw. Taktfrequenz übertragen werden können. Diese Aufgabe wird durch ein Verfahren nach dem Patentanspruch ge-

> Die Erfindung wird anhand von in 9 Figuren dargestellten 6 Ausführungsbeispielen beschrieben. Diese Ausführungsbeispiele stellen Schaltungsanordnungen zur Durchführung des erfindungsgemäßen Verfahrens dar. Die jeweilige Zuordnung ergibt sich aus folgender 40 Tabelle:

Ausführungs- Beispiel	Figuren Schaltbild	Zeitdiagramm
1	1	2
2	3	
3	4, 5	6
4	7	
5	8	
6 ·	9	•

Bei allen Figuren ist folgendes gemeinsam:

- a) Bezugszeichen an Eingangs- und Ausgangsklemmen sowie an Leiterzügen bezeichnen zunächst einmal die jeweiligen Eingangs- und Ausgangsklemmen sowie die Leiterzüge selbst. Sie bezeichnen aber auch die über die jeweiligen Eingangs- und Ausgangsklemmen sowie Leiterzüge übertragenen Signale.
- b) Mit FF₁ ... FF₁₂ sind Flipflogs bezeichnet. Sie sind als positivtaktflankengesteuerte D-(Delay-)Flipflops ausgebildet. Mit D ist ihr Dateneingang, mit Q der nicht invertierende Ausgang und mit C der Taktpulseingang bezeichnet. Die positive Taktflanke ist also die wirksame Taktflanke. Der nicht-

invertierende Ausgang eines solchen Flipflops nimmt immer denjenigen Signalzustand an, der unmittelbar vor der wirksamen Taktflanke an seinem Dateneingang besteht.

c) Alle Schaltkreise sind in TTL-(Transistor-Transistor-Logik-)Technik ausgeführt. Daraus folgt, daß die an den Eingangsklemmen zugeführten Signale, die an den Ausgangsklemmen abgegebenen Signale und die internen Signale TTL-Pegel aufweisen, wobei eine SPannung von +5 V dem logischen ja- 10 Zustand zugeordnet ist.

Es wird zunächst die Fig. 1 beschrieben. In ihr bedeuten:

Ü ein Übertragungssystem, Üs ein sendeseitiges Übertragungsgerät, ÜE ein empfangsseitiges Übertragungsgerät, Αs ein sendeseitiges Anpassungsgerät, ein empfangsseitiges Anpassungsgerät, ΑE $\mathbf{D}_{\mathbf{I}}$ zu übertragendes Datensignal, TS, zu übertragendes Taktsignal, ein synchronisiertes Datensignal, D_1 D_2 ein abgetastetes Datensignal, ein abgetastetes Taktsignal, TS₂ ein erster Systemtakt mit einer niedrigen TSN Taktfrequenz fn. TSH ein zweiter Systemtakt mit einer hohen Taktfrequenz fH.

 K_N ein erster Kanal mit einer niedrigen Bitrate RN.

 K_H

ein zweiter Kanal mit einer hohen Bitrate RH, ein übertragenes Datensignal, D_4

TS₄ ein übertragenes Taktsignal.

Das Übertragungssystem Ü weist das sendeseitige Übertragungsgerät Üs und das empfangsseitige Übertragungsgerät UE auf. Beide sind über einen Übertra- 40 gungsweg miteinander verbunden. Als Übertragungswege kommen metallische Leiter, Lichtwellenleiter und Funkverbindungen in Frage. Das Übertragungssystem U weist einen ersten Kanal KN mit einer niedrigen Bitrate R_N und einen zweiten Kanal KH mit einer hohen R₁ = $\frac{1}{T_1} \approx 19,05$ Mbit/s synchronen Verfahren arbeitet, müssen ihm die zu übertragenden Daten synchron mit den ihm eigenen Takten, den Systemtakten, übergeben werden. Da das Übertragungssystem zwei Kanäle aufweist, weist es auch zwei 50 Systemtakte auf, nämlich einen ersten Systemtakt TSN, der dem ersten Kanal KN zugeordnet ist, und einen zweiten Systemtakt TSH, der dem zweiten Kanal KH zugeordnet ist. Über die Ausgänge TSN und TSH könden.

Dem sendeseitigen Übertragungsgerät Üs ist das sendeseitige Anpassungsgerät As vorgeschaltet. Es weist den Dateneingang D1 für das zu übertragende Datensignal D_1 , den Takteingang TS_1 für das zu übertragende $\ _{60}$ Taktsignal TS1, zwei Takteingänge für den ersten Systemtakt TSN und den zweiten Systemtakt TSH sowie drei Flipflops FF1 bis FF3 auf. Der Dateneingang D1 ist mit dem Dateneingang D des Flipflops FF1 verbunden. Der Takteingang ist mit dem Dateneingang D des Flip- 65 flops FF3 und mit dem Taktpulseingang C des Flipflops FF₁ verbunden. Der Takteingang für den ersten Systemtakt TSN ist mit dem Taktpulseingang C des Flipflops

FF2 verbunden. Der Takteingang für den zweiten Systemtakt TSH ist mit dem Taktpulseingang C des Flipflops FF3 verbunden. Der Ausgang Q des Flipflops FF1 ist mit dem Dateneingang des Flipflops FF2 verbunden. 5 Das auf dieser Verbindung übertragende synchronisierte Datensignal ist mit Di bezeichnet. Der Ausgang Q des Flipflops FF2 ist mit dem ersten Kanal KN des Übertragungssystems Ü verbunden. Das auf dieser Verbindung übertragende abgetastete Datensignal ist mit D2 bezeichnet. Der Ausgang Q des Flipflops FF3 ist mit dem zweiten Kanal KH des Übertragungssystems Ü verbunden. Das über diese Verbindung übertragene abgetastete Taktsignal ist mit TS2 bezeichnet.

Das Übertragungssystem Ü überträgt also über sei-15 nen ersten Kanal KN das abgetastete Datensignal D2. das am entsprechenden Ausgang des empfangsseitigen Übertragungsgerätes ÜE als empfangenes Datensignal D₃ bezeichnet wird. Sinngemäß wird über den zweiten Kanal KH das abgetastete Taktsignal TS2 übertragen. 20 Das entsprechende empfangene Taktsignal ist mit TS3 bezeichnet.

Dem empfangsseitigen Übertragungsgerät ÜE ist das empfangsseitige Anpassungsgerät AE nachgeschaltet. Es weist ein Flipflop FF4 auf, dessen Dateneingang D 25 mit dem ersten Kanal KN und dessen Taktpulseingang C mit dem zweiten Kanal KH des Übertragungssystems Ü verbunden ist. Der Ausgang Q des Flipflops FF4 ist mit dem Datenausgang D4 verbunden.

Das empfangene Taktsignal TS3 wird über den Takt-30 ausgang TS4 unmittelbar an die Signalsenke abgegeben, damit es dort zur Verarbeitung des Datensignals verwendet werden kann.

Weitere Einzelheiten werden anhand der Fig. 2 beschrieben. In der Zeile 1 ist das zu übertragene Datensignal Di dargestellt, wobei mit A, B, C usw. die einzelnen Bits bezeichnet sind. In der Zeile 2 ist das zu dem zu übertragenden Datensignal D₁ gehörende und ebenfalls zu übertragende Taktsignal TS1 dargestellt. In der Zeile 3 ist die Taktperiode T1 des zu übertragenden Taktsignals TS₁ angegeben. Sie beträgt 52,5 ns bei dem hier gewählten Maßstab, bei dem 100 mm 100 ns entsprechen. Für die Bitrate R1 des zu übertragenden Datensignals gilt:

$$R_1 = \frac{1}{T_1} \approx 19,05 \text{ Mbit/s}$$

Für die Taktfrequenz f1 des zu übertragenden Taktsignals gilt sinngemäß:

$$f_1 = \frac{1}{T_1} \approx 19,05 \, \text{MHz}.$$

In den Zeilen 1 und 2 wurde eine beliebige Phasenlage nen die entsprechenden Taktsignale entnommen wer- 55 zwischen den jeweiligen Signalen dargestellt. Jedoch ist es erforderlich, daß die Bitwechsel im Datensignal gleichzeitig mit den wirksamen, hier also mit den positiven Taktflanken auftreten. Dieser Synchronismus wird. wie in der Zeile 4 durch das synchronisierte Datensignal D₁' dargestellt, durch das Flipflop FF₁ hergestellt. In den Zeilen 5 bis 7 sind der erste und der zweite Systemtakt TSN und TSH dargestellt. In der Zeile 6 ist die jeweilige Taktperiode TN für den ersten Systemtakt TSN und TH für den zweiten Systemtakt TSH angegeben. Es wurden gewählt: TN = 40 ns und TH = 10 ns. Wichtig ist, daß die Taktperiode TN ein ganzzahliges Vielfaches der Taktperiode TH ist. Ferner ist wichtig, daß jede wirksame Taktflanke des ersten Systemtaktes TSN gleichzeitig mit einer wirksamen Taktflanke des zweiten Systemtaktes TSH auftritt. Die entsprechenden Taktfrequenzen betra-

$$f_N = \frac{1}{T_N} = 25 \text{ MHz}.$$

$$f_{H} = \frac{1}{T_{H}} = 100 \,\text{MHz}.$$

Im Flipflop FF2 wird das synchronisierte Datensignal D₁' mit dem ersten Systemtakt TS_N abgetastet. Das Ergebnis ist das abgetastete Datensignal D2 und ist in der Zeile 8 dargestellt.

Der Abtastfaktor

$$\frac{f_N}{f_1}$$

beträgt nur etwa 1,3. Es findet also keine Überabsta- 20 stung statt. Daher weist das abgetastete Datensignal D2 auch einen verhältnismäßig großen Jitter auf, wie man durch einen Vergleich der Bits B und C feststellen kann.

Im dritten Flipflop FF₃ wird das zu übertragende Taktsignal TS₁ mit dem zweiten Systemtakt TS_H abge- 25 aus einem spannungsgesteuerten Oszillator VCO, einem tastet. Das Ergebnis ist das abgetastete Taktsignal TS2, welches in der Zeile 9 dargestellt ist. Der Abtastfaktor

beträgt 5,25. Es liegt also Überabtastung vor, und das abgetastete Taktsignal TS2 ist nur mit einem geringen Jitter behaftet.

te Datensignal D2 über den ersten Kanal KN und das abgetastete Taktsignal TS2 über den zweiten Kanal KH zum empfangsseitigen Übertragungsgerät ÜE, wobei die Phasenlage der beiden Signale untereinander beibehalten wird. Zur Beschreibung der empfangsseitigen 40 Funktionen anhand der Fig. 2 brauchen deshalb die empfangsseitig ankommenden Signale nicht eigens dargestellt zu werden, man kann vielmehr an die Darstellung der sendeseitigen Signale anknüpfen. Die Zeile 8 stellt also auch das empfangene Datensignal D3 dar, und 45 in der Zeile 9 ist auch das empfangene Taktsignal TS3

Im vierten Flipflop FF4 wird das empfangene Datensignal D₃ mit dem empfangenen Taktsignal TS₃ synchronisiert. Das Ergebnis ist das an die Signalsenke abgegeben übertragene Datensignal D4, welches in der Zeile 10 dargestellt ist. Es weist einen wesentlich geringeren Jitter auf als das abgetastete Datensignal D2.

Beim zuvor beschriebenen Ausführungsbeispiel 1 muß die Taktfrequenz f1 des zu übertragenden Taktsi- 55 gnals TS1 kleiner sein als die erste Systemtaktfrequenz In. Das im folgenden beschriebene Ausführungsbeispiel 2 läßt auch zu, daß beide Taktfrequenzen gleich sind. Es unterscheidet sich vom Ausführungsbeispiel 1 dadurch, daß im sendeseitigen Anpassungsgerät As ein weiteres 60 Flipflop FF₅ vorgesehen ist, das zwischen dem ersten Flipflop FF1 und dem zweiten Flipflop FF2 eingefügt ist und dessen Taktpulseingang C mit dem Ausgang Q des dritten Flipflops FF3 verbunden ist. Ein so ausgebildetes sendeseitiges Anpassungsgerät ist in der Fig. 3 darge- 65 stellt

Das Ausführungsbeispiel 3 befaßt sich mit folgender Gegebenheit: Übertragungssysteme für höhere Bitra-

ten werden oft so ausgebildet, daß das Signal nicht seriell, sondern wortweise parallel übertragen wird. Das sendeseitige Übertragungsgerät weist so viele Eingangsanschlüsse auf wie ein einzelnes Datenwort Bits umfaßt. Dementsprechend weist das empfangsseitige Übertragungsgerät eine gleiche Anzahl Ausgangsanschlüsse auf. Anders ausgedrückt, das Übertragungssystem weist eine Anzahl Kanäle auf, die synchron zueinander arbeiten. Die Bitrate des ganzen Systems ergibt sich aus der Bitrate eines einzelnen Kanals multipliziert mit der Anzahl der Kanāle.

Das Ausführungsbeispiel 3 befaßt sich mit einem Übertragungssystem mit 5 Kanälen. In der Fig. 4 ist das sendeseitige Übertragungsgerät Üs mit den 5 Eingän-15 gen für die 5 Kanäle K1 bis K5 dargestellt. Es weist außerdem einen Ausgang für den Systemtakt TSO auf. Dieser Systemtakt ist ein Worttakt. Ferner ist das zugehörige sendeseitige Anpassungsgerät As dargestellt. Die Flipflops FF1, FF2 und FF3 haben die gleichen Funktionen wie die gleichnamigen Flipflops des Ausführungsbeispiels 1. Die Flipflops FF4 bis FF10 bilden einen Serien-Parallel-Wandler, wobei die Flipflops FF₃ bis FF₆ ein Schieberegister bilden.

Ferner ist eine Phasenregelschleife vorgesehen, die Phasendiskriminator PD und einem Frequenzteiler FT besteht. Im eingerasteten Zustand der Phasenregelschleife ist der von ihr erzeugte Takt TSO' gleich dem vom sendeseitigen Übertragungsgerät ÜS zugeführte Systemtakt TSo. In der Wirkung ist es also gleich ob den Taktpulseingängen C der Flipflops FF2 und FF7 bis FF10, wie hier gezeichnet, der Takt TS0' oder der Systemtakt TSO zugeführt wird. Die Phasenregelschleife erzeugt ferner den internen Takt TSi, der den Taktpuls-Das Übertragungssystem Ü überträgt das abgetaste- 35 eingängen C der Flipflops FF3 bis FF6 zugeführt wird. Die Ausgangssignale TS21, TS22, TS23 und TS24 der Flipflops FF7 bis FF9, also des Serien-Parallel-Wandlers, werden den Kanalen K2 bis K5 zugeführt.

> In der Fig. 5 ist mit UE das empfangsseitige Übertragungsgerät bezeichnet. Es weist die Kanäle K₁' bis K₅' sowie einen Ausgang für das Taktsignal TSo" auf. Mit AE ist das empfangsseitige Anpassungsgerät bezeichnet. Es weist einen Parallel-Serien-Wandler PSW und ein Flipflop FF11 auf. Der Kanal K1' ist mit dem Dateneingang D des Flipflops FF11 verbunden. Die Kanäle K2' bis K5' sind mit entsprechenden Eingängen des Parallel-Serien-Wandlers PSW verbunden. Der Ausgang für das Taktsignal TSo" ist mit dem Taktpulseingang C des Parallel-Serien-Wandlers PSW verbunden. An seinem Ausgang erscheint das übertragene Taktsignal TS4, welches auch dem Taktpulseingang C des Flipflops FF11 zugeführt wird. An seinem Ausgang Q erscheint das übertragene Datensignal D4.

> Weitere Einzelheiten werden anhand der Fig. 6 beschrieben. Für diese Figur gelten die Ausführungen zur Fig. 2 sinngemäß. Die Darstellung in den Zeilen 1 bis 4 stimmt mit der Fig. 2 überein. In den Zeilen 5 und 7 sind der von der Phasenregelschleife erzeugte Takt TSo' und der interne Takt TSi dargestellt. In der Zeile 6 ist die jeweilige Taktperiode To bzw. Ti angegeben. Wie in der Fig. 2 ist in der Zeile 8 das abgetastete Datensignal D2 dargestellt, das jedoch hier durch Abtastung des synchronisierten Datensignals D1' mit dem Takt TS0' gewonnen wird. Auch hier tritt, wie am Bit "C" zu erkennen ist, ein starker Jitter auf.

> Die Abtastung des zu übertragenden Taktsignals TS₁ durch den internen Takt TS; sowie die sich anschließende Serien-Parallel-Wandlung ist in den Zeilen 9 bis 16

dargestellt

Da das Übertragungssystem alle Signale phasenstarr zueinander überträgt, erübrigt sich in der Fig. 6 eine eigene Darstellung der vom empfangsseitigen Übertragungsgerät abgegebenen Signale. Die Darstellung in 5 den Zeilen 7 und 8 sowie 13 bis 16 kann also auch als eine Darstellung der Signale D3, TS31 bis TS34 sowie TS0" angesehen und damit für die Beschreibung der Funktionen im empfangsseitigen Anpassungsgerät herangezogen werden. So wird anhand der Zeilen 13 bis 18 die Funktion des Parallel-Serien-Wandlers PSW dargestellt. Dabei ist in der Zeile 17 ein Hilfstakt dargestellt, der vom Takt TS0" abgeleitet ist und den man sich nur im Serien-Parallel-Wandler auftretend vorstellen kann. Er wurde hier eingezeichnet, weil er die Konstruktion 15 der Darstellung in der Zeile 18 erleichtert.

Im Flipflop FF₁₁ wird das empfangene Datensignal D₃ mit dem übertragenen Taktsignal TS₄ synchronisiert. Das Ergebnis ist das an die Signalsenke abgegebene übertragene Datensignal D₄, welches in der Zeile 19 20 dargestellt ist. Es weist einen wesentlich geringeren Jitter auf als das in der Zeile 8 dargestellte abgetastete

Datensignal D₂.

Bei dem zuvor beschriebenen Ausführungbeispiel 3 muß die Taktfrequenz f1 des zu übertragenden Taktsi- 25 gnals TS₁ kleiner als die Systemtaktfrequenz fri sein. Das im folgenden beschriebene Ausführungsbeispiel 4 läßt auch zu, daß beide Taktfrequenzen gleich sind. Es unterscheidet sich vom Ausführungsbeispiel 3 dadurch, daß gemäß der Fig. 7 im sendeseitigen Anpassungsgerät 30 As ein weiteres Flipflop FF12 vorgesehen ist, das zwischen dem ersten Flipflop FF1 und dem zweiten Flipflop FF2 eingefügt ist und dessen Taktpulseingang C mit dem Ausgang Q des Flipflops FF4 verbunden ist. Er könnte statt dessen auch mit dem Ausgang Q des Flipflops FF_{5 35} verbunden sein. Allgemein gilt, daß der Taktpulseingang C des Flipflops FF₁₂ mit einem Ausgang Q eines beliebigen Flipflops aus dem Schieberegister des Serien-Parallel-Wandlers verbunden ist, ausgenommen sind das erste Flipflop FF3 und das letzte Flipflop FF6. Das emp- 40 fangsseitige Anpassungsgerät ist das gleiche wie im Ausführungsbeispiel 3.

Beim zuvor beschriebenen Ausführungsbeispiel 4 werden ideale Flipflops vorausgesetzt, und zwar solche, bei denen die Setzzeit (Set-up-time) und die Haltezeit (Hold time) vernachlässigbar klein ist. Im Ausführungsbeispiel 5 können Flipflops verwendet werden, deren Setzzeiten und Haltezeiten nicht mehr vernachlässigbar klein sind. Dies wird dadurch ermöglicht, daß gemäß der Fig. 8 dem Frequenzteiler FT eine Verzögerungsschaltung VZ vorgeschaltet ist. Sie ist so ausgebildet, daß ihre Verzögerungszeit größer ist als die größte Setzzeit Andererseits ist die Verzögerungszeit nicht größer als die Taktperiode T; des internen Taktes TS; vermindert um die größte vorkommende Haltezeit.

Im Ausführungsbeispiel 6 ist, wie in der Fig. 9 dargestellt ist, die Verzögerungsschaltung durch einen Inverter IN ersetzt.

In den zuvor beschriebenen Ausführungsbeispielen ist die Bitrate des zu übertragenden Datensignals D₁ 60 nicht größer als die Bitrate eines einzigen Kanals des Übertragungssystems. So reicht also ein Kanal zur Übertragung aus. Ist jedoch die Bitrate des zu übertragenden Datensignals D₁ größer als die Bitrate eines Kanals, so werden mehrere Kanäle zur Übertragung 65 vorgesehen. Im sendeseitigen Anpassungsgerät ist dafür ein entsprechender Serien-Parallel-Wandler vorgesehen. Im empfangsseitigen Anpassungsgerät ist ein ent-

sprechender Parallel-Serien-Wandler vorgesehen. Dies wird an folgendem Beispiel verdeutlicht: Die Bitrate des zu übertragenden Datensignals D1 und des zugehörigen Taktsignals TS1 kann bis zu 27,0 Mbit/s betragen. Das Übertragungssystem arbeitet mit Parallelübertragung von 10-Bit-Worten mit einer Worttaktfrequenz von 13,50 MHz. Das heißt, das Übertragungssystem weist 10 Kanäle mit einer Bitrate von je 13,5 Mbit/s auf. Man sieht also für das zu übertragende Datensignal 2 Kanäle und für das zu übertragende Taktsignal 8 Kanäle vor.

Patentanspruch


Verfahren zur Übertragung eines zu übertragenden Datensignals (D₁) und des zugehörigen zu übertragenden Taktsignals (TS₁) über ein Digitalsignal-Übertragungssystem (Ü) mit folgenden Merkmalen:

- a) Sendeseitig wird nur beim zu übertragenden Taktsignal (TS₁) die Überabtastung angewendet.
- b) Empfangsseitig wird das empfangene Datensignal (D₃) mit dem empfangenen Taktsignal (TS₃) synchronisiert.

Hierzu 9 Seite(n) Zeichnungen

Int. Cl.5:

DE 40 41 625 A1 H 04 L 7/04



Offenlegungstag:

DE 40 41 625 A1 H 04 L 7/04 2. Juli 1992





Fig. 2


Int. Cl.⁵: Offenlegungstag: DE 40 41 625 A1 H 04 L 7/04



Nummer: Int. Cl.5:

Offenlegungstag:


DE 40 41 625 A1 H 04 L 7/04



Int. Cl.⁵:

Offenlegungstag:


HO4L 7/04



Nummer: Int. Cl.⁵: Offenlegungstag:


H 04 L 7/0 stag: 2. Juli 1992

DE 40 41 625 A1 H 04 L 7/04



208 027/208


Int. CI.⁵: Offenlegungstag: DE 40 41 625 A1 H 04 L 7/04



Nummer: Int. Cl.⁵:

Offenlegungstag:

DE 40 41 625 A1 H 04 L 7/04



Nummer: Int. Cl.⁵:

Offenlegungstag:

DE 40 41 626 A1 H 04 L 7/04

